|
集成光路(以下簡稱PIC)與集成電路(以下簡稱EIC)類似，都是在二維平面內(nèi)做文章。為了進一步提高器件的集成度，人們提出了3D EIC的概念。制備多層EIC, 不同層之間通過TSV連接，實現(xiàn)信號的傳遞。基于3D EIC的NAND存儲器已經(jīng)廣泛使用， 其結(jié)構(gòu)示意圖如下。傳統(tǒng)的2D EIC可能是一棟小別墅，而3D EIC就是一棟摩天大樓。 （圖片來自 https:///nand-market-hits-speed-bump/） 3D PIC的概念是類似的，制備多層PIC，通過特定的器件使得不同層之間互聯(lián)。加州Davis分校研究組所提出的基于硅光的3D PIC，整體結(jié)構(gòu)如下， （圖片來自文獻1） 右圖中的小方格是一個結(jié)構(gòu)單元，每個cell由兩層硅光PIC芯片和一層EIC芯片構(gòu)成。這三個芯片放置在基于SiN光波導系統(tǒng)的墊片(interposer)上。最上層的PIC由光柵陣列構(gòu)成，中間一層的PIC主要包含分光器（光芯片中的分束器）和相位調(diào)制器。 更詳細的芯片結(jié)構(gòu)如下圖所示， （圖片來自文獻1） 文獻1著重介紹了如何實現(xiàn)不同層之間的互聯(lián)。其中， 底部SiN interposer層通過3D激光直寫波導與中間層PIC相連， 中間層PIC和最頂層PIC通過一個U型的耦合器相連。外部激光信號首先經(jīng)過SiN interposer分路，然后借助于這些不同層之間的互聯(lián)器件，信號依次耦合到中間層PIC、最上層PIC, 直到最終從頂層PIC出射。 U行耦合器的結(jié)構(gòu)示意圖如下， （圖片來自文獻1） 整個器件的仿真損耗是1.3dB, 實際測試結(jié)果是8.4dB，相差較大。主要問題是45度反射器與豎直方向的波導中心偏差。U行耦合器的加工較為復雜，首先利用濕刻的方法制備45°反射器(第二層PIC)，經(jīng)過CMP后，將PIC倒置在interposer上，對SiO2進行刻蝕，形成豎直的孔洞，進一步在孔洞中生長a-Si, 最后再將制備好的單晶硅層放置在第二層PIC上，經(jīng)過刻蝕，形成頂層PIC。整個加工流程如下圖所示， 另一個重要的互聯(lián)器件基于激光直寫波導，與光學引線鍵合技術(shù) (photonic wire bonding)類似，示意圖如下， （圖片來自文獻1） 研究人員在40微米厚的SiO2包覆層中加工出3D的S型波導。將S型波導與SiN基片進行耦合，實驗測得的插損是2.8dB。主要損耗來源于兩個芯片間的空氣隙。 該文獻沒有給出整個3D PIC最終的工作性能，僅貼出了芯片的結(jié)構(gòu)圖，如下圖所示， （圖片來自文獻1） 期待整個3D LIDAR系統(tǒng)進一步的實驗結(jié)果。 幾點看法：
文章中如果有任何錯誤和不嚴謹之處，還望大家不吝指出，歡迎大家留言討論。 參考文獻： 1. Y. Zhang, et.al. , High-Density Wafer-Scale 3-D Silicon-Photonic Integrated Circuits |
|
|
